Arm发布首款同步多线程架构Cortex A65AE

早在今年9月，Arm就推出了新的Arm Safety Ready计划，旨在为自动驾驶汽车开发解决方案，还推出了第一款专为无人驾驶汽车设计的处理器架构Cortex A76AE。

先前宣布的Cortex A76AE是Arm首次采用“双位锁定”技术，可以让SoC开发人员以分离和双位锁定两种不同模式使用处理器：在分离模式下各核心独立运行并实现更高性能，而双位锁定模式下CPU核心两两配对，同步运行相同的代码，一旦监控到任何类型的差异，便将其报告为错误，并且故障恢复机制将接管（或至少会通知驱动程序）。

Cortex A76AE非常专注于繁重的计算任务，因此也充分利用了由奥斯汀团队设计的Arm新型微架构提供的高性能。然而在Cortex A76AE的揭晓期间，有人提到了一个名为“Helios”的架构，目前还不太清楚这是什么意思，但它看起来像是一个类似于Cortex A76AE的新架构。

今天，Arm终于正式公布了新的Cortex A65AE，虽然目前的资料并不是新架构的完整技术信息，还是让我们对Helios的设计有了一些了解。

就像在Cortex A76AE发布时一样，Arm再次谈到了汽车市场的需求，以及汽车对计算能力需求的要求越来越高这一现状。汽车的每个部件都变得越来越计算机化，ADAS的进步和自动化应用程序的普及将使未来所需的处理能力激增。

与专注于高性能应用的Cortex A76AE不同，Cortex A65AE专注于高通量应用，二者的区别在于，高性能应用在某种意义上更需要强大的单线程负载性能，而高通量应用则要求高度并行的多线程负载性能。Arm特别强调了自动驾驶中传感器处理的需求，汽车中的传感器数量大量增加，随之而来的是对更高吞吐量处理能力的需求。

Arm首款同步多线程（SMT）微架构

Cortex A65AE是Arm的第一个支持SMT的CPU架构，每个内核可以执行两个线程。目前，Arm对架构细节守口如瓶，但他们可以评论一些背景信息。

雷锋网此前分析Cortex A76时曾提到，Arm在全球拥有3家设计团队，分别是位于美国德州的奥斯丁团队、位于法国南部的索菲亚团队以及位于英国大本营的剑桥团队。这三家团队各有分工，奥斯丁团队负责设计高性能架构，代表作为Cortex A57、Cortex A72以及最新的Cortex A76；剑桥团队专门设计Cortex A53和Cortex A55等低功耗架构；而索菲亚团队则主打均衡，Cortex A73和Cortex A75便是出自其手。

Cortex A65AE最有趣的地方是它的血统：它最初是由剑桥团队开始设计的，但它后来成为一个联合项目，最后由Arm在亚利桑那州的最新团队钱德勒设计中心完成，而Cortex A65AE也是这个新团队的第一个项目。

我们深挖内核来源的原因是，它能让我们更加了解微架构可能的样子。Arm表示Cortex A65AE确实是一个支持SMT的乱序执行架构，但他们能透露的也就仅此而已。这项设计始于剑桥的事实，很好地暗示了它在某种程度上与之前的一些小核心有关，比如Cortex A53和Cortex A55，但乱序执行和SMT技术的加入，使它看起来更像是远房表亲而不是继承者。

Cortex A65AE支持SMT的主要好处在于，在其所面向的汽车领域中，将有大量传感器同时与汽车的中央控制单元通信。在演示过程中，Arm所公布的唯一性能数据是Cortex A65AE的吞吐量比同一市场领域的前一代内核Cortex A53高3.5倍。

Arm通常会结合制程节点来进行性能预测，Cortex A65AE瞄准的是7nm制程，而在最佳状况下SMT可使吞吐量提高1.8~2倍，仍然与公布的数值有很大差距，这就需要新架构的执行效率有相当的提升，或是依靠制程红利提升频率来解决。

Arm的SMT在功能安全特性方面看起来也是独一无二的，与Cortex A76AE上的分离模式非常相似，其中两个物理内核可以相互锁定，而Cortex A65AE则更进一步，可以在物理核心和逻辑线程两个维度上均做到这一点，有效的使两个线程在同一个内核上以锁定步进操作，并在物理影子核心上使用另外两个线程。这里检查指令流和每个指令输出的硬件级别的差异，对操作软件都是透明的，在发生故障的情况下将生成异常。

在预想的系统的实际示例中，可以看到专用于不同工作负载任务的不同Cortex核心集群，集群中的多个Cortex A65AE内核在分离模式下独立运行，从而在处理传感器数据时最大化其吞吐量。